机译:CMOS电路的开关级时序验证:一种半解析方法
机译:CMOS VLSI电路上总剂量效应的开关级仿真
机译:CMOS,BiCMOS和BiNMOS电路的延迟模型及其在时序仿真中的应用
机译:关于符号仿真结果的重用,以验证开关级电路的增量等效性
机译:规格:电子电路和系统(CAD,开关级,时序,MOS)的仿真程序。
机译:基于光纤的单壁碳纳米管晶体管电路对类似CMOS电路的稳定逻辑操作
机译:具有符号开关级时序仿真的CMOS电路验证
机译:mOs VLsI(金属氧化物半导体超大规模集成电路)的开关级时序仿真。